High Levels Logics Design: การทดลองที่ 1 ออกแบบวงจรดิจิทัลสร้างสัญญาณ PWM ควบคุมการทำงานของ RGB LED โดยใช้ภาษา VHDL

โจทย์ข้อที่ 1

1) จงออกแบบวงจรดิจิลัทโดยใช้ภาษา VHDL สำหรับนำไปสร้างเป็นวงจรในชิป FPGA โดยใช้บอร์ดที่ มีอยู่ในห้องแล็ป

1.1) วงจรดิจิทัลมี I/O ดังนี้

- CLK (input) มีความถี่ 50MHz ใช้สำหรับกำหนดจังหวะการทำงานของวงจรทั้งหมด
(เป็นการออกแบบวงจรดิจิทัลแบบSynchronous Design)

- RST_B (input) เป็นอินพุตสำหรับใช้รีเซตแบบ Asynchronous สำหรับการทำงานของวงจร
โดยรวม (ทำงานแบบActive-Low) ซึ่งได้จากวงจรปุ่มกด (Push Button)

- PB[2:0] (input) เป็นอินพุตจากปุ่มกด 3 ปุ่ม ทำงานแบบ Active-low เพื่อใช้ในการเปลี่ยนค่า
Duty Cycle โดยเพิ่มทีละ 10 ในช่วง 0 ถึง 100 สำหรับสัญญาณ PWM(2:0)
ที่มี 3 ช่อง สัญญาณ

- PWM[2:0] (output) เป็นเอาต์พุตสำหรับนำไปควบคุมการทำงานของ RGB LED จำนวน 1 ดวง

1.2) พฤติกรรมการทำงานเป็นดังนี้

- เมื่อเริ่มต้นหรือกดปุ่มรีเซต RST_B ค่า PWM[2:0] จะเป็นลอจิก 0 ทั้ง 3 ช่องสัญญาณ และมีค่า Duty Cycle สำหรับสัญญาณ PWM[i], i=0,1,2 เป็น 0

- เมื่อกดปุ่มใดๆ PB[i], i=0,1,2, แล้วปล่อยในแต่ละครั้ง จะเพิ่มค่า Duty Cycle ของสัญญาณ PWM สำหรับช่องสัญญาณ i ทีละ 10 แต่ถ้าถึง 100 จะกลับไปเริ่มต้นที 0 ใหม่

- สัญญาณ PWM แต่ละช่อง ต้องมีความถี่เท่ากันและคงที่ และสามารถเลือกใช้ความถี่ได้ในช่วง 500Hz ถึง 1kHz

1.3) แนวทางการออกแบบและทดสอบ

- ออกแบบวงจรโดยใช้ภาษา VHDL

- เขียน VHDL Testbench เพื่อทดสอบการทำงาน และจำลองการทำงาน

- ทดสอบการทำงานในบอร์ด FPGA แล้ววัดสัญญาณโดยใช้ออสซิลโลสโคป

(ไม่ต้องต่อวงจร RGB LED จริง)

- บันทึกผลและเขียนรายงานการทดลอง

อุปกรณ์

1. บอร์ด Altera FPGA (WARRIOR CYCLONE3 DEV) ชิปหมายเลข EP3C10E144C8 1 บอร์ด

2. สายดาวน์โหลด ByteBlaster II Cable หรือ สายดาวน์โหลดUSB Blaster Cable 1 ชุด

3. เครื่องคอมพิวเตอร์ 1 ชุด

4. ออสซิลโลสโคป 1 เครื่อง

5. สายวัด Logic Analyzer 1 เส้น

ซอฟท์แวร์ที่ใช้

1. Altera Quartus II 13.1 (64-bit) Web Edition- ModelSim

2. Altera 10.1d (Quartus II 13.1)

แนวคิดในการออกแบบ

เนื่องจาก CLK (input) มีความถี่ 50MHz ต้องการให้ PWM[2:0] (output) มีความถี่ 500Hz และ Duty Cycle เพิ่มทีละ 10 ในช่วง 0 ถึง 100 ทำให้ต้องใช้ความถี่ 100,000 (50M/500)Hz แทน Duty Cycle 100% หรือ การกดปุ่ม 10 ครั้ง จะได้ว่าการกดปุ่ม 1 ครั้งจะได้ PWM[2:0] เพิ่มขึ้น 10,000 Hz หรือ Duty Cycle 10% สุดท้ายเอาต์พุตที่ออกมา จะเปรียบกันระหว่าง PWM input กับ PWM คาบ ถ้า PWM input มากกว่า PWM ของ คาบ จะเป็น 1 ถ้าน้อยกว่าจะเป็น 0

โค้ด VHDL

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use work.all;

entity work_1 is
port ( clk : in std_logic;-- input clock
         pb : in std_logic_vector ( 2 downto 0); 
         -- input push buttom red green blue</font>
         rst_b : in std_logic;-- input push buttom reset
         pwm : out std_logic_vector(2 downto 0 )
         -- output pwm red green blue
   
   );
end work_1;
   
architecture test of work_1 is

signal pwm_t : integer range 0 to 100001 :=0; 
   -- count period  
   
   type creat_array is array ( 0 to 2 ) of integer range 0 to 100000;
   -- creat array 3 size integer,each size have 0 to 100,000 
   signal pwm_rgb : creat_array :=(0,0,0);
   -- period of red green blue
       
   type creat_array_pb is array ( 0 to 2 ) of integer range 0 to 100000;
   -- creat array 3 size integer,each size have 0 to 100,000 
   signal count_pb :creat_array_pb :=(0,0,0);
   -- period of push bottom
         
begin
 process(clk,rst_b) begin                        
   
  if rising_edge(clk) then -- use rising clock  
   if rst_b='0' then -- push button reset 
    pwm_rgb <= (0,0,0);
    else -- don't push button reset  
    for i in 0 to 2 loop
    -- 0 = red,1 = green,2 = blue
     if pb(i)='0' then
     -- push button red or green or blue   
        count_pb(i) <= count_pb(i) +1;
       elsif count_pb(i) > 10000 and pb(i)='1' then
       -- don't push button  and  period of push bottom > 10,000
         count_pb(i) <= 0; 
       if pwm_rgb(i) < 100000 then 
          pwm_rgb(i) <= pwm_rgb(i)+10000;
       else 
             pwm_rgb(i) <= 0;
       end if;
     end if;  
    end loop;  
    
    if pwm_t < 100001 then
           pwm_t <= pwm_t+1;
    else
           pwm_t <= 0;
    end if; 
   end if;
    end if; 
end process;

pwm(0) <= '1' when (pwm_rgb(0)  > pwm_t ) else '0' ;
-- when pwm of red more than count period is 1,isn't 0  
pwm(1) <= '1' when (pwm_rgb(1)  > pwm_t ) else '0' ;
-- when pwm of green more than count period is 1,isn't 0   
pwm(2) <= '1' when (pwm_rgb(2)  > pwm_t ) else '0' ;
-- when pwm of blue more than count period is 1,isn't 0

end test;

โค้ด VHDL testbench

library ieee;
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use work.all;

entity tb_work1 is
end tb_work1;

architecture testbench of tb_work1 is
 component work_1
  port (
    clk : in std_logic; -- input clock
    rst_b : in std_logic; -- input push buttom reset
    pb  : in std_logic_vector(2 downto 0);
    -- input push buttom red green blue
    pwm : out std_logic_vector(2 downto 0)
    -- output pwm red green blue
    
  );
 end component;
 
 signal t_clk  : std_logic; -- clock       
 signal t_rst_b : std_logic; -- push buttom reset       
 signal t_pb  : std_logic_vector(2 downto 0);
 -- push buttom red green blue
 signal t_pwm  : std_logic_vector(2 downto 0);
 -- input pwm red green blue

begin
 
  DUT : work_1 port map(
   clk=>t_clk, rst_b=>t_rst_b, pb=>t_pb, pwm=>t_pwm );
  
  process begin
   t_clk <= '1';-- rising clock
   wait for 10 ns;
   t_clk <= '0';--don't rising clock
   wait for 10 ns;
  end process;
  
  process begin

t_rst_b <= '1';-- don't push button reset
   wait for 32 ms;
   t_rst_b <= '0';-- push button reset
   wait for 8 ms;
   
  end process;
  
  process begin

t_pb <= "111";wait for 1 ms;
   -- push button red or green or blue
   t_pb <= "000";wait for 1 ms;
   -- don,t push button red or green or blue
            t_pb <= "111";wait for 1 ms;
   -- push button red or green or blue
   t_pb <= "000";wait for 1 ms;
   -- don,t push button red or green or blue
   
  end process;
  
end testbench;

ผลการสังเคราห์วงจร

ผลการจำลองการทำงานด้วย Modelsim

Pin Planer

ขา I/O ของวงจรมีดังนี้

Clk ต่อกับขา หมายเลข 22 เป็น input clock
PB[2] ต่อกับขา หมายเลข 90 เป็น input ปุ่มกดสีน้ำเงิน
PB[1] ต่อกับขา หมายเลข 89 เป็น input ปุ่มกดสีเขียว
PB[0] ต่อกับขา หมายเลข 88 เป็น input ปุ่มกดสีแดง
PWM[2] ต่อกับขา หมายเลข 77 เป็น output pwm สีน้ำเงิน
PWM[1] ต่อกับขา หมายเลข 75 เป็น output pwm สีเขียว
PWM[0] ต่อกับขา หมายเลข 73 เป็น output pwm สีแดง
RST_B ต่อกับขา หมายเลข 91 เป็น input ปุ่มกด restsrt

ขั้นตอนการทดลองและผลการทำงาน
รูปภาพการทดลอง

วัด output pwm สีแดง